Intel关键新取得成功：晶体管缩小50％、封装密度提升10倍

Intel关键另行打破：电路缩小50％、填充高密度提升10倍

在日前的2021 IEEE IDM(国际间应用信息技术会议)上，Intel发布、演示了在填充、电路、凝聚态电磁学特别的关键另行技术另行打破，可促成摩尔定律继续发展，领先于未来会十年。

据介绍，Intel的组件研究成果团队致力于在三个关键信息技术进行时创另行：

一是通过研究成果核心缩放另行技术，在未来会产品之前定制非常多电路。

Intel方案通过 混合键合(hybrid bonding)，解决设计、MOS材料、组装难题， 将填充数据交换高密度提升10倍以上。

今年7月末的时候，Intel就发布了另行的Foveros Direct填充另行技术，可充分利用 10微米所列的凸点夹角，使3D填充的数据交换高密度降低一个数量级。

未来会通过GAA RibbonFET电路、填充多个CMOS电路，Intel方案充分利用 多达30-50％的一个系统缩放，在单位面积内容纳非常多电路。

后nm开端，也就是埃米开端，Intel将克服宗教性碳管道的约束， 用只有几个原子表面的另行型材料生产商电路，可在每个芯片上增加数百万各电路。

二是另行的碳另行技术。

比如 在300毫米晶圆上首次定制基于氮化碲的输出有功率晶体管、碳基CMOS，充分利用非常高效的电路另行技术，从而以非常低损耗、非常高速度为CPU电力供应，同时减少主板组件和占用空间。

比如利用另行型铁电体材料，作为下一代软件系统DRAM另行技术，可提供很大内存容量、非常低权重读写。

三是基于碳电路的凝聚态量度、加热下进行时大规模高效量度的全另行晶体管，未来会有望改用宗教性MOSFET电路。

比如 当今世界首创常温下磁电磁矩水星(MESO)逻辑晶体管，未来会有可能基于nm尺度的磁体晶体管生产商出有另行型电路。

比如Intel和比利时微电子研究成果之前心(IMEC)在磁矩电子材料研究成果特别的成效，使晶体管定制研究成果接近充分利用磁矩应用信息技术的全面另行技术。

比如 完整的300毫米凝聚态比特MOS材料流程，不仅可以持续缩小电路，还兼容CMOS生产商FPGA。